Come funzionano i processori ARM: archiviazione, endianness e gestione della memoria

Il microprocessore ARM, un'architettura RISC a 32 bit, è ampiamente utilizzato nei sistemi incorporati a causa del suo basso consumo di energia e dell'alta efficienza.Le sue applicazioni abbracciano dispositivi mobili, controllo industriale, networking e multimedia.L'evoluzione, i formati di archiviazione e i set di istruzioni di ARM, tra cui RISC e tecnologia del pollice, migliorano la sua versatilità e prestazioni.

Catalogare

Cos'è un microprocessore a braccio?

L'architettura ARM, originariamente definita la macchina RISC avanzata e la macchina RISC Acorn, rappresenta un design del processore di istruzioni ridotto a 32 bit (RISC).Questa architettura ha guadagnato una significativa trazione nel regno dello sviluppo del sistema incorporato, in gran parte a causa del suo notevole basso consumo di energia e dell'efficienza energetica eccezionale.Tali caratteristiche lo rendono particolarmente adatto per le applicazioni di comunicazione mobile.

Esempi di dispositivi che sfruttano i processori del braccio includono:

- Gadget portatili come PDA, telefoni cellulari, giocatori multimediali e giochi elettronici portatili.

- Periferiche del computer, inclusi dischi rigidi e router desktop.

- Attrezzature militari, in particolare computer a bordo missili.

La versatilità del microprocessore ARM gli consente di adattarsi a vari elettronici di consumo, migliorando l'esperienza dell'utente mantenendo un focus sulla sostenibilità ed efficienza.

Campo dell'applicazione e caratteristiche del microprocessore ARM

I processori ARM mostrano una vasta portata del mercato e una traiettoria promettente per lo sviluppo.Attualmente, i microprocessori a 32 bit basati su ARM comandano l'80% della quota di mercato.La maggior parte dei produttori di IC ha sviluppato chip di braccio proprietario.

Applicazioni di controllo industriale:

I microcontrollori basati su Core ARM, con la loro architettura a 32RISC, dominano il segmento di fascia alta del mercato dei microcontroller e permeano sempre più le applicazioni di fascia bassa.Il loro efficiente consumo di energia e il rapporto di costo-prestazione favorevoli rappresentano una formidabile sfida ai tradizionali microcontrollori a 8 bit e 16 bit.

Comunicazione wireless:

Attualmente, la tecnologia ARM è utilizzata in oltre l'85% dei dispositivi di comunicazione wireless, rafforzando la sua posizione in questo settore attraverso l'offerta di alte prestazioni a un costo inferiore.

Apparecchiature di rete:

Con il progresso della tecnologia a banda larga, i chip ADSL basati su ARM stanno guadagnando trazione nei mercati competitivi.Inoltre, le ottimizzazioni di ARM nell'elaborazione vocale e video ricevono un sostegno sostanziale, sfidando il campo dell'applicazione DSP.

Elettronica di consumo:

La tecnologia ARM è alla base di giocatori audio digitali popolari, box set digitali e console di gioco, arricchendo costantemente l'esperienza dell'utente.

Prodotti di imaging e sicurezza:

Un numero significativo di fotocamere e stampanti digitali incorporano la tecnologia ARM.Inoltre, le smart card SIM a 32 bit nella tecnologia ARM sfruttano i telefoni.

Caratteristiche del processore ARM:

- Progettazione compatta, efficienza energetica, efficacia in termini di costi e prestazioni robuste

-Supporto per set di doppie istruzioni per pollice (16 bit) e braccia (32 bit), garantendo la compatibilità con dispositivi a 8 bit e 16 bit

- Abbondanza di registri che facilitano l'esecuzione rapida dell'istruzione

- Operazioni di dati prevalentemente basate sul registro

- Metodo di indirizzamento flessibile e diretto che contribuisce all'efficienza operativa

- Lunghezza dell'istruzione uniforme

Scavando in concetti fondamentali che circondano il braccio

Sistema von Neumann

Modello strutturale:

Caratteristiche del sistema:

La sinergia dei dati e delle istruzioni che risiedono all'interno di un dominio di archiviazione unificato manifesta una semplificazione che alimenta molti computer iniziali.Il doppio uso di un singolo bus dati per recuperare sia istruzioni che dati, nonostante la sua semplicità, presenta una limitazione.ARM7 utilizza questa architettura, esemplificando la semplicità intrecciata con vincoli di prestazioni, poiché il recupero di dati simultanei rimane sfuggente.

Sistema Harvard

Modello strutturale:

Caratteristiche strutturali:

Si osserva una distinta separazione tra la memoria del programma e la memoria dei dati, ognuna sfruttando il proprio bus per fornire ampia larghezza di banda della memoria, rendendolo adatto alle applicazioni di elaborazione del segnale digitale.Questo carattere distintivo è prevalente nella maggior parte dei DSP progettati in base ai principi dell'architettura di Harvard.ARM9, un'incarnazione dell'architettura di Harvard, divide elegantemente la memoria in tre categorie: programma, dati e spazi dei dati del programma condivisi, soddisfacendo bisogni computazionali intricati.

Caratteristiche del set di istruzioni complesse (CISC):

Comprendere una vasta gamma di istruzioni e le modalità di indirizzamento consente alle architetture CISC di offrire ampie capacità computazionali.Un'osservazione notevole è la regola 8/2, sottolineando che in genere l'80% dell'esecuzione del programma si basa sul solo 20% delle istruzioni disponibili.Sebbene questo vasto complemento di istruzioni e circuiti culmina in potenti elaborazioni, si traduce anche in un aumento delle esigenze spaziali e di potenza.

COMPUTER SET ISTRUZIONI RIDORE (RISC)

Caratteristiche:

Focalizzato sull'implementazione di istruzioni essenziali che consentono l'esecuzione rapida delle operazioni fondamentali, l'architettura RISC facilita l'esecuzione delle istruzioni accelerate garantendo operazioni di dati semplici.RISC adotta un approccio di carico in cui il processore limita la gestione dei dati ai registri;Le istruzioni specifiche di carico-store orchestrano lo scambio di dati tra registri e archiviazione esterna.La semplificazione della progettazione della CPU, RISC comprende un minor numero di unità di circuito, producendo compattezza e un consumo di energia ridotto.

Distinguere le architetture RISC e CISC

Register Utilizzo:

Il set di istruzioni RISC vanta una pletora di registri versatili abili nel tenere i dati e gli indirizzi, consentendo così l'accesso ai dati rapidi essenziali per operazioni efficienti.Al contrario, il set di istruzioni CISC impiega spesso registri per ruoli strettamente definiti, limitando la versatilità.

Struttura del negozio di carico:

L'architettura RISC campione Un approccio incentrato sul registro in cui le istruzioni esclusive del negozio di carico supervisionano il trasferimento di dati tra registri e memoria esterna, riducendo la frequenza dell'accesso alla memoria esterna e l'ottimizzazione del riutilizzo dei dati memorizzati.Al contrario, l'architettura CISC consente l'elaborazione diretta dei dati di memoria, offrendo flessibilità a costo di una maggiore complessità.

Formato di conservazione del braccio

L'archiviazione ARM è organizzata per contenere i dati in unità a 8 bit, note come byte, con ciascuna unità assegnata a un indirizzo specifico.

Prospettiva di memoria del braccio

Il braccio interpreta la memoria come una sequenza di byte consecutivi che iniziano a un indirizzo zero.Sfrutta la sua capacità di microprocessore a 32 bit di offrire un ampio spazio di indirizzamento che raggiunge fino a 4 GB (2^32 byte).

Disposizione dei dati nella memoria del braccio

La disposizione dei dati memorizzati segue un modello specifico:

- I dati di Word iniziali si estendono da zero a tre byte.

- I successivi dati di parole coprono dal quarto byte al settimo byte, in sequenza.

I dati di parole a 32 bit occupano quattro celle di indirizzo, mentre i dati a mezza parola a 16 bit utilizzano due celle di indirizzo.Tale distribuzione porta occasionalmente a complicazioni riguardanti la sequenza di archiviazione di dati di parole o a mezza parola.

Endiass nell'architettura ARM

L'architettura ARM facilita l'archiviazione dei dati di parole attraverso due metodologie distinte: formati di grandi e endici.

Formato di grande endiano

Questo formato posiziona gli alti byte di dati di parole negli spazi di indirizzi inferiori, mentre i byte più bassi di dati di parole si trovano alloggiati all'interno di spazi di indirizzo più alti.

Formato piccolo-endiano

Al contrario, in formato poco endiano, vengono utilizzati spazi di indirizzi inferiori per archiviare il byte basso dei dati delle parole, mentre gli spazi di indirizzo più alti conservano il byte alto dei dati delle parole.Generalmente, il braccio predefinito è una piccola formattazione endian.

Architettura ARM Insights

Esplorazione dei prodotti della serie ARM

Diverse classificazione dei processori a braccio

Classificazione dell'architettura del set di istruzioni:

- V1

- V2

- V5

- V5tej

- V6 e altri

Classificazione del kernel del processore:

- ARM7

- ARM9

- Arm10

- Arm11

- braccio forte

- Xscale, tra molti altri

VERSIONI Evoluzionario del viaggio delle versioni dell'architettura ARM

Il viaggio dell'architettura ARM è stato un arazzo di avanzamento tecnologico, contrassegnato da varie versioni:

- V1

- V2

- V3

- V4

- V5

- V6

Svelare la versione di architettura V1

L'architettura V1, che ricorda uno spirito pionieristico, è apparsa esclusivamente nel prototipo ARM1, rivelando la sua essenza attraverso le caratteristiche chiave:

- Istruzioni fondamentali di elaborazione dei dati (moltiplicazione SANS)

- Carica/memorizza le istruzioni per il ristorante a byte, mezze parole e parole

- Istruzioni per il trasferimento, copre la chiamata e il collegamento della subroutine

- Istruzioni per la gestione dell'interruzione del software

- Capacità di indirizzamento: 64 m byte (26)

Esplorazione della versione dell'architettura V2

L'architettura V2, un potenziamento di V1, come si vede nell'architettura ARM2, include:

- Istruzioni per moltiplicazione e moltiplicazione avanzata

- Supporto per le istruzioni operative del co-processore

- Modalità di interruzione accelerata

- SWP/SWPB Memoria di base e istruzioni di scambio di registro

- Capacità di indirizzamento: 64 m byte

Panoramica dettagliata della versione dell'architettura V3

L'architettura V3 presenta un indirizzamento ampliato, aiutando in:

- Lo spazio di indirizzamento è aumentato a 32 bit (4G byte)

- Introduzione di registri CPSR e SPSR per l'elaborazione delle eccezioni esperte

- Abort e modalità di processore non definite aggiunte

- Abbracciare l'utilizzo di ARM6 sotto questa architettura

- Miglioramenti del set di istruzioni: istruzioni MRS/MSR accedendo ai registri CPSR/SPSR di recente aggiunta;capacità di maneggevolezza delle eccezioni

Funzioni versatili della versione dell'architettura V4

Nel regno dell'architettura V4, questa versione porta un'applicazione diffusa e un ulteriore progresso rispetto a V3, incapsulando l'essenza dell'adattabilità.ARM7, ARM8, ARM9 e Strong Arm incorporano questa architettura.

Nuove funzionalità del set di istruzioni:

- Carica/memorizza le istruzioni per mezza parole sia firmate che non firmate e byte firmate

- Introduzione del set di istruzioni versatili a 16 bit

- funzionalità di istruzioni di interrupt software SWI migliorate

- Inclusione della modalità di privilegio del processore

Funzionalità all'avanguardia nella versione di architettura V5

L'architettura V5 si erge come un faro della recente evoluzione, incorporando nuove istruzioni dalle applicazioni V4 e Propelling ARM10 e XScale.Queste istruzioni avanzate includono:

- Istruzioni di trasferimento BLX con funzionalità di collegamento e scambio

- Leading Zero Count CLZ ISTRUZIONE

- Istruzioni BKPT Software Breakpoint

- Ulteriori istruzioni di elaborazione del segnale

- Istruzioni opzionali ampliate per i coprocessori

Attributi vibranti della versione dell'architettura V6

L'architettura V6 emerge come un compagno di adattamento per apparecchiature portatili alimentate a batteria, dimostrando miglioramenti ponderati:

- Simd Function Extension che sostiene l'abilità di elaborazione audio e video all'interno di sistemi incorporati.

Linee guida essenziali per la selezione di chip a braccio

In scenari di applicazione pratica, vari fattori modellano il processo decisionale quando si selezionano i chip ARM:

Architettura del braccio

Per coloro che scelgono di utilizzare sistemi operativi come WINCE o Linux per semplificare le tempistiche di sviluppo del software, selezionando i chip ARM dotati di capacità MMU, come quelle di ARM720T e verso l'alto - sono vantaggiose.

Dinamica dell'orologio di sistema

L'orologio del sistema influenza in modo complesso la velocità di elaborazione del chip del braccio.I chip ARM7 forniscono velocità di 0,9 mip/mHz, con frequenze di orologi principali che si estendono tra 20 mip e 133 mHz.Al contrario, i chip ARM9 offrono velocità migliorate di 1,1 mip/MHz, con orologi comuni che vanno da 100 MIP a 233 MHz.

Considerazioni sulla memoria intrinseca

Per gli scenari privi della necessità di una memoria espansiva, i chip bracciali dotati di memoria interna si presentano come alternative praticabili.

Spettro di usabilità GPIO

I produttori di chip spesso specificano le massime capacità GPIO, con numerosi pin che raddoppiano come indirizzo, dati o linee seriali.Di conseguenza, la valutazione dell'effettiva conteggio GPIO utilizzabile diventa cruciale durante la progettazione del sistema, rivelando potenziali vincoli e applicazioni sfaccettate.

Integrazione USB

Incorporando controller USB, molti chip ARM sono dotati di capacità integrate;Alcuni addirittura integrano sia i controller di slave USB che USB, offrendo diverse possibilità di interazione.

Meccanica di gestione di interruzioni

Il design fondamentale del braccio del braccio prevede solo due vettori di interruzione: interrupt rapido (FIQ) e interrupt standard (IRQ).Gli sviluppatori di semiconduttori aumentano i progetti di chip con controller di interrupt su misura per ospitare interrupt hardware, spannendo porta seriale, trigger esterni e interruzioni dell'orologio.La progettazione di interrupt esterni ponderato può mitigare efficacemente le complessità di pianificazione delle attività, facilitando il flusso operativo senza soluzione di continuità.

Integrazione del display LCD

Alcuni chip bracciali ospitano controller LCD intrinseci e possono includere controller LCD TFT a colori 64K avanzati.Questi sono particolarmente adatti per progetti PDA o dispositivi di visualizzazione e registrazione portatili, garantendo vivide uscite visive su misura per interazioni utente specifiche.

Versatilità di espansione degli autobus

Spesso, i chip a braccio includono interfacce esterne per espandere SDRAM e SRAM.Le variazioni nei progetti di chip ARM determinano il numero di chip espandibili attraverso percorsi diversi, influenzando l'ampiezza dell'applicazione.Modelli specifici, come PUC3030A di Micronas, mancano di tali capacità esterne, imponenti approcci architettonici alternativi.

Opzioni di imballaggio

I chip a braccio sono disponibili in vari stili di imballaggio come QFP, TQFP, PQFP, LQFP, BGA e LBGA.L'imballaggio BGA si distingue per ridurre le dimensioni del chip e i requisiti dell'area PCB, nonostante richieda una tecnologia di saldatura specializzata oltre le capacità manuali.I chip a braccio ricchi di BGA standard richiedono ulteriormente il cablaggio PCB multistrato, avanzando oltre le interconnessioni PCB a doppio pannello.

Thumb Technology Insights

L'evoluzione dell'architettura RISC di ARM offre soluzioni innovative caratterizzate da notevole efficienza energetica, dimensioni condensate e prestazioni migliorate.Per affrontare le sfide della lunghezza del codice, l'architettura ARM incorpora la variante T, pionieristica un sistema di istruzioni distintive noto come set di istruzioni per il pollice.

Caratteristiche del pollice

Il set di istruzioni per il pollice, un'estensione del braccio, introduce 36 formati di istruzione derivati ​​dal tradizionale set di istruzioni per il braccio a 32 bit.Questi formati possono essere trasformati in modo adattivo in Opcodi a 16 bit, ottimizzando la densità del codice.

Versatilità dello stato del processore

L'architettura di ARM, in grado di integrare il supporto del pollice, consente transizioni senza soluzione di continuità allo stato del pollice.All'interno di questo stato, il processore si impegna con il set di istruzioni per il pollice a 16 bit.

Pollice contro braccio: analisi comparativa

Il confronto con l'efficacia delle istruzioni per il braccio e il pollice rivela notevoli distinzioni.Le istruzioni per il pollice in genere richiedono ulteriori processi per eseguire compiti simili, indicando l'idoneità del braccio per le applicazioni sensibili al tempo.

In scenari che richiedono una gestione delle eccezioni, il set di istruzioni del pollice manca di istruzioni specifiche.Di conseguenza, le istruzioni del braccio devono integrare il pollice per gestire in modo efficiente interruzioni eccezionali.Ciò sottolinea la relazione sinergica tra il pollice e le istruzioni del braccio.

Domande frequenti [FAQ]

1. Quali sono le sette modalità operative di un microprocessore a braccio?

Il processore ARM funziona in più modalità per attività specifiche.La modalità utente (USR) esegue applicazioni, mentre FIQ e IRQ gestiscono interrupt ad alta priorità e standard.SVC gestisce le risorse del sistema operativo, SYS esegue attività privilegiate, ABT gestisce gli errori di accesso ai dati e UND gestisce istruzioni non riconosciute.La CPU commuta le modalità automaticamente o tramite software.Ad eccezione della modalità utente, tutti sono privilegiati, con cinque sys, classificati come modalità di eccezione.

2. Quali sono i metodi di indirizzamento di base di un microprocessore a braccio?

Il processore ARM utilizza nove modalità di indirizzamento fondamentali, che determinano la posizione dell'operando in base al codice dell'indirizzo specificato nell'istruzione.Queste modalità includono l'indirizzo del registro, l'indirizzo immediato, l'indirizzo del cambio del registro, l'indirizzo indiretto del registro, l'indirizzo variabile, l'indirizzo multi-register, l'indirizzo dello stack, l'indirizzo della copia del blocco e l'indirizzo relativo.Ogni modalità offre un metodo distinto per accedere ai dati, migliorando la flessibilità e l'efficienza del processore nell'esecuzione delle attività.

3. Quanti registri generali hanno un processore a braccio?

Il microprocessore ARM è dotato di un totale di 37 registri, ciascuno di 32 bit di dimensioni.Tra questi, 31 sono designati come registri per uso generale.In particolare, R13 e R13_SVC sono distinti l'uno dall'altro, garantendo che compiti specifici possano essere gestiti in modo efficace.Inoltre, ci sono 6 registri statali che svolgono un ruolo cruciale nel mantenere lo stato operativo del processore.